（原标题：EUV光刻，迎来挑战者）
如若您但愿不错时常碰面，接待标星保藏哦~
起首：本色编译自IEEE，谢谢。
2024年9 月，佳能推出了首款商用版技艺，该技艺有朝一日可能会颠覆伊始进的硅芯片制造工艺。这项技艺被称为纳米压印光刻 (NIL) ，能够对小至 14 纳米的电路特征进行图案化，从而使逻辑芯片能够与目下量产的英特尔、AMD和Nvidia处理器相比好意思。
NIL 系统的上风可能会挑战目下主导先进芯片制造的 1.5 亿好意思元机器——极紫外 (EUV) 光刻扫描仪。如若佳能的斟酌正确，其机器最终将以极低的老本提供 EUV 质地的芯片。
该公司的措施与EUV系统王人备不同，后者由荷兰ASML 公司独家制造。这家荷兰公司接收的工艺额外复杂，最初使用千瓦级激光器将熔融的锡滴喷射成等离子体，发出波长为 13.5 纳米的光。然后，这种光通过特意的光学器件穿过真空室，从图案掩模上反射到硅晶圆上，将图案固定在晶圆上。
比较之下，佳能的系统（已请托给好意思国国防部援救的研发定约德克萨斯电子酌量所）似乎省略得好笑。省略来说，它将电路图案印在晶圆上。
纳米压印光刻：更小、更低廉
NIL 的肇端工艺访佛于光刻工艺。它使用聚焦电子束在“掩模”上刻划图案。在 EUV 中，该图案被镜子捕捉，然后反射到硅片上。但在 NIL 中，使用由石英制成的所谓主掩模或模具来创建多个一样由石英制成的复制掩模。
然后将复制掩模平直压在涂有液态树脂（称为抗蚀剂）的晶圆名义上，就像压印钤记一样。然后使用汞灯发出的紫外线（20 世纪 70 年代用于芯片制造的那种）来固化树脂，并将掩模从晶圆上取下。这么，主掩模上的相通图案就被压印在硅片上的抗蚀剂上。就像基于光刻的芯片制造一样，该图案提示制造晶体管和互连所需的一系列蚀刻、千里积和其他工艺。
印第安纳州普渡大学极点环境材料酌量中心主任、EUV 光源大众Ahmed Hassanein暗示：“这看起来是一种省略而奥妙的措施，不错激动无光源纳米光刻技艺，收尾高精度图案化。与 EUV 系统比较，该系统还具有耗电量更少、购买和运行老本更低的上风。”
佳能宣称，与 EUV 比较，这种平直战争措施需要的技艺和器具更少，从而使经由更省略，操作老本更低。举例，与接收 250 瓦光源的 EUV 系统比较，佳能忖度 NIL 仅铺张十分之一的能量。
此外，NIL 占用的晶圆厂洁净室地板空间更小，何况额外可贵。如今的 EUV 系统与双层巴士一样大，约 200 立方米。但一套由四个 NIL 系统构成的集群占用的体积还不到这个数字的一半（6.6 x 4.6 x 2.8 米），不外还需要一个掩模复制器具，占用另外 50 立方米的空间。
20 年内收尾营业化 NIL
但这种省略性是在漫长而抖擞的开辟过程之后收尾的。二十多年前，当佳能于 2004 年开动勤快时，一些酌量实践室照旧开动开辟 NIL 技艺。2014 年，为了加速进程，佳能收购了位于德克萨斯州奥斯汀的 Molecular Imprints， Inc . (MII)，该公司是该技艺的早期教悔者。这家子公司改名为佳能纳米技艺公司，目下是 NIL 开辟的好意思国研发中心。
然则，即使 MII 加入了佳能的研发器具箱，该技艺也花了 20 年时分才推向市集。佳能光学居品业务副首席推广官 Kazunori Iwamoto在位于东京以北 100 公里的宇都宫的 NIL 坐褥基地向IEEE Spectrum暗示，在此时间，佳能必须逾越几个高难度的工程控制。
在大深广芯片制造中，光刻胶（即用于保握电路图案的团员物树脂）会均匀地涂在晶圆名义。但这关于 NIL 来说行欠亨，因为在压印过程中，过剩的树脂会从掩模下方渗出，打扰下一次压印操作，从而导致瑕玷。因此，佳能足下其喷墨打印技艺，以最好量涂抹抗蚀剂，以匹配电路图案。此外，光刻胶的毛细力也经过优化，可在战争时将材料吸入掩模的蚀刻图案中。
佳能还必须着重在压印过程中晶圆和掩模之间出现气泡，个股期权因为气泡会影响器具将掩模与晶圆上已有的任何电路特征对王人的能力。惩处决策是设想一个可波折的掩模，中间部分较薄。在压印过程中，最初对掩模中间施加压力，这会将中心向外推，使其最初与光刻胶战争。然后，两个名义之间的战争持续向外径向激动，迫使空气从角落排出。这与你在给智高手机贴屏幕保护膜时幸免产生混沌气泡的作念法没什么不同。
除了通过开辟环境法例技艺来惩处颗粒物浑浊问题外，瞄准问题好像是最令东谈主头疼的问题。
当电路图案层层重迭时，精准的重迭法例至关进军，以确保通孔（传输信号和电力的层间垂纵贯顺）正确对王人。NIL 工艺允许一定的回旋余步，但在纳米级使命意味着很容易发生对王人舛错。举例，它们可能来自晶圆平整度和名义特征的变化、晶圆和掩模甩掉不精准以及压印过程中掩面目式的变形。为了最大限制地减少这种误会，佳能接收了一系列险些自动化的技艺。这些技艺包括严格法例操作温度、施加压电力来革命掩面目式变形，以及施加激光热量来彭胀或松开晶圆并使其和掩模愈加对王人。
“咱们将这项迥殊技艺称为高阶失真校正”，Iwamoto 说谈。“应用这项技艺，咱们当今不错以 1 纳米级的精度重迭电路图案。”
NIL 的脚步与钤记宇宙
惩处了扫数这些问题后，佳能的工程师们发明了一种相对省略的光刻工艺。最初要制作一个主掩模。与其他光刻掩模一样，主掩模亦然通过电子束光刻蚀刻图案而制成的。主掩模包含要印刷的电路设想的越过图案，尺寸为 152.4 x 152.4 毫米，约为光刻不错坐褥的最大芯单方面积的 25 倍。
从这个主掩模不错制作出多个带有凹下图案的复制掩模。每个复制掩模不错坐褥多达 80 个批次，每个批次包含 25 个晶圆。因此一个复成品不错为 2，000 个晶圆制作一层电路。
为了讲明 NIL 较低的领有老本，Iwamoto 将其与先进的氩氟化物浸没式光刻系统（EUV 光刻的前身，目下仍在平时使用）进行了比较，该系统用于产生 20 纳米宽的密集战争孔阵列。Iwamoto 暗示，关于相通的产量，以每小时 80 片晶圆 (wph) 的速率使命的 NIL 系统不错将领有老本裁汰 43%。佳能的盘算推算是 100wph 决策，通过进一步减少颗粒浑浊、擢升光刻胶质地以及革命和优化 NIL 使命经由，每个复制掩模能够坐褥 340 个批次。Iwamoto 忖度，收尾这一盘算推算后，与浸没式光刻比较，领有老本将下落到 59%。
早期接收者？
尽管具有潜在的上风，但要引诱照旧在主流 EUV 上插足巨资的缔造制造商在其运营中添加不同类型的光刻系统并非易事。
Hassanein 暗示：“以前十年来，EUV 已成为主流技艺。它克服了好多挑战，能够收尾高坐褥率，并有看法坐褥更小的图案。如若 NIL 思要参与竞争，就需要加速坐褥能力，延迟模具寿命，改善颗粒和碎屑管制，并擢升产量。”
但最初，这项技艺必须进入工场。Iwamoto 暗示，在收到来自日本和海外潜在客户的几份琢磨后，他们正在进行筹谋并演示 NIL。佳能暗示，除了将第一个营业系统运往德克萨斯电子酌量所外，Kioxia（原名东芝存储器）多年来一直在测试 NIL 系统，目下正在评估坐褥原型内存芯片的经由。
Iwamoto 还指出，佳能正在制定积极的 NIL 应用道路图。从 2028 年开动，该公司经餬口产高分袂率掩模，以坐褥线宽 20 纳米、重迭精度 5 纳米的3D NAND 闪存。关于 DRAM，盘算推算是线宽 10 纳米、重迭精度 2 纳米，而逻辑器件计算达到线宽 8 纳米、重迭精度 1.6 纳米。如若这些盘算推算能够在该时分规模内收尾，同期擢升晶圆产量，NIL 可能会成为 EUV 的一个有引诱力的替代决策，尤其是关于精度和老本效益至关进军的应用。
https://spectrum.ieee.org/nanoimprint-lithography
半导体杰作公众号保举
专注半导体规模更多原创本色
温雅群众半导体产业动向与趋势
*免责声明：本文由作家原创。著述本色系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或援救，如若有任何异议，接待相干半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3996期本色，接待温雅。
『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
可爱咱们的本色就点“在看”共享给小伙伴哦